ARM Cortex-A53

ARM Cortex-A53
產品化2012
設計團隊安謀控股
字長/暫存器資料寬度32-bit, 64-bit
微架構ARMv8-A
核心数量1–4個
一級快取16-128 KiB (8-64 KiB I-cache with parity, 8-64 KiB D-cache) per core
二級快取128-2048 KiB
上代產品ARM Cortex-A7
繼任產品ARM Cortex-A55

ARM Cortex-A53是最早实现ARMv8-A 64位指令集的两个微架构之一，由ARM控股的剑桥设计中心设计。Cortex-A53是一个雙路解码的超标量处理器，能够双重发送一些指令。它于2012年10月30日发布，由ARM作为更强大的Cortex-A57微架构的一个独立、更节能的替代方案，或在big.LITTLE配置中与更强大的微架构一起使用。[1]

參考文獻

  1. ^ ARM Cortex-A53. [2021-11-22]. （原始内容存档于2022-02-02） （英语）. 
This article is issued from Wikipedia. The text is available under Creative Commons Attribution-Share Alike 4.0 unless otherwise noted. Additional terms may apply for the media files.